晶振通常作为系统的时钟基准。MCU、ADC、FPGA或其他数字芯片可以利用晶振产生的时钟，通过定时器、分频器、PLL等电路生成所需要的采样时钟。例如，需要产生 20kHz采样时钟，如果系统使用1MHz晶振：1MHz ÷ 20kHz = 50。可以通过50分频得到20kHz采样时钟。

当晶振频率能够与目标采样率形成合适的整数分频关系时，时钟设计通常更加简单。晶振频率并不一定要等于采样率的整数倍。如果无法直接整数分频，也可以通过PLL、小数分频、定时器等方式产生目标采样时钟，只是电路和时钟配置可能更加复杂。